基于卷積神經(jīng)網(wǎng)絡(luò)圖像識(shí)別算法的加速實(shí)現(xiàn)方法
摘要：針對當(dāng)前卷積神經(jīng)網(wǎng)絡(luò)算法日趨復(fù)雜,基于通用處理器的軟件實(shí)現(xiàn)方案運(yùn)算性能難以滿足實(shí)際應(yīng)用實(shí)時(shí)性要求,而基于GPU的實(shí)現(xiàn)方案則存在高能耗、無法應(yīng)用于嵌入式系統(tǒng)等問題,本文提出了一種使用高層次綜合(HLS)實(shí)現(xiàn)的基于FPGA卷積神經(jīng)網(wǎng)絡(luò)加速器設(shè)計(jì)方案,采用SDSoC開發(fā)環(huán)境,在實(shí)現(xiàn)所需性能的同時(shí)節(jié)省了大量開發(fā)時(shí)間,實(shí)驗(yàn)結(jié)果表明,在輸入圖像為64*64*3情況下,本文提出的軟硬件協(xié)同設(shè)計(jì)方案識(shí)別速度達(dá)到1. 86ms,相比CPU實(shí)現(xiàn)方案的識(shí)別速度266ms,加速比可達(dá)143,節(jié)約了88倍功耗。
注：因版權(quán)方要求，不能公開全文，如需全文，請咨詢雜志社。
航天控制雜志
航天控制雜志， 雙月刊，本刊重視學(xué)術(shù)導(dǎo)向，堅(jiān)持科學(xué)性、學(xué)術(shù)性、先進(jìn)性、創(chuàng)新性，刊載內(nèi)容涉及的欄目：制導(dǎo)與導(dǎo)航技術(shù)、姿態(tài)控制技術(shù)、單機(jī)部件、結(jié)構(gòu)設(shè)計(jì)、可靠性、測試技術(shù)、計(jì)算機(jī)、仿真技術(shù)等。于1983年經(jīng)新聞總署批準(zhǔn)的正規(guī)刊物。
- CSCD期刊
- 統(tǒng)計(jì)源期刊
- 1-3個(gè)月審核
