摘要:固定極性RM(Fixed-Polarity Reed-Muller,FPRM)電路面積優(yōu)化是集成電路優(yōu)化設(shè)計(jì)中的重要部分。針對傳統(tǒng)網(wǎng)表級優(yōu)化耗費(fèi)時間長、邏輯級優(yōu)化準(zhǔn)確度低等問題。本文提出了一種新的基于網(wǎng)表級RM電路優(yōu)化方案,使用窮舉算法或者改進(jìn)型布谷鳥算法獲取部分最優(yōu)極性或近最優(yōu)極性對應(yīng)的電路表達(dá)式,再經(jīng)過DC(Design Complier)綜合選取最小的電路面積及其電路結(jié)構(gòu)。MCNC Benchmark電路測試結(jié)果表明,利用所提方法減少了需要網(wǎng)表級綜合的電路數(shù)目,同時優(yōu)化后得到的電路面積比邏輯級優(yōu)化節(jié)省12%。
注:因版權(quán)方要求,不能公開全文,如需全文,請咨詢雜志社。
無線通信技術(shù)雜志, 季刊,本刊重視學(xué)術(shù)導(dǎo)向,堅(jiān)持科學(xué)性、學(xué)術(shù)性、先進(jìn)性、創(chuàng)新性,刊載內(nèi)容涉及的欄目:研究報(bào)告、文獻(xiàn)綜述、簡報(bào)、專題研究等。于1971年經(jīng)新聞總署批準(zhǔn)的正規(guī)刊物。